|
英国南安普顿大学(University of Southampton)制作出了沟道层利用石墨烯的FET,并已确认其电流导通/截止比为4.8×105。论文“A U-shaped bilayer graphene channel transistor with a very high Ion/Ioff ratio”已刊登在学术杂志“Electronics Letters”上。在此前制作的石墨烯FET的导通/截止比中,美国IBM的数值最高,约为100。而此次超过了该数值1000倍。
顺便一提,IBM曾在2010年12月的IEDM 2010上宣布,利用双层石墨烯FET很可能实现104左右的导通/截止比,但当时只是模拟结果(参阅本站报道)。
既没用纳米带也没有印加电场
开发此次石墨烯FET的是南安普顿大学电子与计算机科学研究院的纳米研究小组组长兼纳米电子学教授Hiroshi Mizuta(水田 博)领导的研究小组。据南安普顿大学介绍,获得如此之高的导通/截止比,既没有使用原来的纳米带,也没有在双层石墨烯上印加高电压,而是通过将利用双层石墨烯的沟道层弯曲成矩形来实现的。
石墨烯片利用市面上销售的、可采用机械剥离法转印至SiO2及Si基板的产品。南安普顿大学采用Ga聚焦离子束(FIB)将其加工成了宽300nm、长度合计20μm的矩形。
据南安普顿大学介绍,此处生成带隙的原因是,沟道层弯角的内侧及外侧的状态不对称,使电子形成了准束缚状态。2009年水田的研究小组宣布,形状弯曲的石墨烯其电气传导特性会受到形状的很大影响(论文)。此次,水田的研究小组用实际的石墨烯FET证明了这一点。
据南安普顿大学介绍,一般情况下,如果石墨烯纳米带(GNR)具有0.5eV以上的带隙,纳米带的宽度就需要在5nm以下。“此次,沟道宽度高达约300nm,没有使用GNR一样的量子密封效果等。生成的带隙估计为0.25~0.3eV”(水田)。据介绍,印加的栅极电压为4V。 |
|